cmos电路中悬空是什么状态

　　cmos电路中悬空是接高电平状态。

　　高电平，指的是与低电平相对的高电压，是电工程上的一种说法。在逻辑电平中，保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于输入高电压时，则认为输入电平为高电平。

cmos电路中悬空是什么状态相关文章：

★ 土建中DZQ是什么意思

★ 手机拍照中iso是什么意思

★ 在电路中ov是什么

★ 大便中wbc是什么意思

★ 文言文阅读枭逢鸠中启示是什么

★ 古文中复是什么意思

★ 数学中感叹号是什么意思

★ 数据结构中遍历是什么意思

★ 古文中字是什么意思

★ 电路中w是什么意思